ChipEXPO – 2021

Москва, Сколково
14 - 16 сентября 2021 г.

1. Школа синтеза цифровых схем.

Предназначена для аудитории продвинутых школьников и младших студентов, которые хотят попробовать современную технологию проектирования микросхем в массовых устройствах: синтез из кода на языке описания аппаратуры Verilog. Для реализации схем используются  реконфигурируемые микросхемы ПЛИС/FPGA, но те же самые методы применимы и для создания фиксированных микросхем ASIC, которые производятся на фабрике и становятся сердцем смартфонов и игровых приставок, автомобильной и промышленной электроники. Помимо школьников и студентов секция может быть полезна преподавателям физматшкол и руководителям кружков электроники, которые интересуются внедрением преподавания ПЛИС в дополнение к упражнениям с микроконтроллерами и роботикой.

2. Курс "Микроархитектура, верификация и физическое проектирование микросхем".

Создан как мостик между университетскими программами и нуждами электронных компаний. Покрывает три области:

1) Элементы микроархитектуры, которые недостаточно описаны в вузовских учебниках, но о которых спрашивают во время интервью на работу.

2) Современные методы функциональной верификации на SystemVerilog, которые критичны для проектирования работающих чипов.

3) Открытые маршруты проектирования, которые удобны для оценки физических показателей спроектированных схем в исследовательских проектах.

 
Школа синтеза цифровых схем

14 сентября.

Из чего строится современная цифровая схема.

Модератор дня: Александр Михайлович Силантьев, преподаватель Национального исследовательского университета «Московский институт электронной техники» (МИЭТ).


15.00-15.15. Открытие мероприятия, приветствие от организаторов.

15.15-16.00. Лекция: Комбинационная логика и ее описание на языке Verilog. Теоретический материал переплетается с демонстрацией синтеза для ПЛИС/FPGA в среде Intel® Quartus® Prime Lite Edition.

Александр Михайлович Силантьев, преподаватель Национального исследовательского университета «Московский институт электронной техники» (МИЭТ).

16.00-16.30. Упражнение с логическими элементами И/ИЛИ/НЕ/ИСКЛЮЧАЮЩЕЕ-ИЛИ, входы которых подсоединены к кнопкам, а выходы к светодиодам платы c ПЛИС.

16.30-17.00. Упражнение с выводом буквы на семисегментный индикатор.

17.00-17.30. Лекция: Последовательностная логика, которая вводит в схемы память и повторения.

Александр Михайлович Силантьев, преподаватель Национального исследовательского университета «Московский институт электронной техники» (МИЭТ).

17.30-18.00. Упражнение со сдвиговым регистром.

18.00-19.00. Упражнение для плат PisWords, RzRd, OMDAZZ и ZEOWAA с Intel FPGA Cyclone IV:

Комбинируем сдвиговый регистр и вывод на семисегментный индикатор буквы: получаем вывод на многоразрядный динамический семисегментный индикатор слова (например, имени ученика).

Упражнение для платы Terasic DE10-Lite с Intel FPGA MAX10:

Комбинируем сдвиговый регистр и вывод букв на статический семисегментный индикатор: получаем вывод бегущей строки (например имени ученика).

19.00-21.00. Дополнительные упражнения и индивидуальные проекты учеников, с помощью от студентов и аспирантов микроэлектроники от участвующих университетов:

МИЭТ, Черниговского НТУ, МИРЭА, ВШЭ МИЭМ, Иннополиса и Самарского Университета.

 
15 сентября.

Приемы и примеры цифрового проектирования на уровне регистровых передач.

Модератор дня: Сергей Анатольевич Иванец, декан факультета электронных и информационных технологий, Черниговский национальный технологический университет, Украина.


15.00-15.30. Предисловие к примеру игры: рассказ про генерацию графики на VGA.

Сергей Анатольевич Иванец, декан факультета электронных и информационных технологий, Черниговский национальный технологический университет, Украина.

15.30-16.00. Упражнение с рисованием на экране разноцветных квадратов и других статических изображений.

16.00-16.30. Презентация примера графической игры с параллельно вычисляемыми спрайтами и конечными автоматами для сценария игры.

Демонстрация запуска игры на плате Digilent Basys3 с Xilinx FPGA Artix-7. Обсуждение модификации игры с помощью добавления новых спрайтов и изменения сценария.

Михаил Коробков, fpga-systems.ru.

16.30-17.00. Упражнение с запуском игры на платах PisWords, RzRd, OMDAZZ, ZEOWAA и Terasic DE10-Lite.

Сергей Анатольевич Иванец, декан факультета электронных и информационных технологий, Черниговский национальный технологический университет, Украина.

17.00-17.30. Предисловие к примеру работы со звуком и светом: рассказ про протоколы SPI и I2S, которые используются в периферийных устройствах: датчике освещения Digilent Pmod ALS, микрофоне Digilent Pmod MIC3 и усилителе Digilent Pmod AMP3. Демонстрация работы датчика освещения. Демонстрация распознавания ноты с помощью измерения периода синусоиды главной гармоники.

Для чистого звука период синусоиды можно измерять просто подсчитывая количество тактов (не музыкальных тактов, а тактов 50 MHz генератора на FPGA плате) между моментами пересечения числом, полученным от микрофона, определенного уровня. В качестве источника чистого звука можно использовать либо синтетический звук с телефона, либо звук флейты или блокфлейты.

Семён Москоленко, РТУ МИРЭА, по руководством Евгения Певцова, директор Центра проектирования и доцента РТУ МИРЭА.

17.30-18.00. Упражнения с генерацией звука или последовательности звуков в ответ на распознанную ноту. Первое упражнение генерирует в ответ ноту, повышенную на определенный интервал от распознанной: на тон, терцию, квинту или октаву, в зависимости от положения переключателей на плате.Второе упражнение использует конечный автомат, чтобы сгенерировать мажорное или минорное трезвучие, либо простую мелодию типа "Вечерний звон", в тональности распознанной ноты.

18.00-18.30. Упражнение с распознаванием простой мелодии с помощью конечного автомата и выводом результата распознавания на семисегментный индикатор.

18.30-19.00. Упражнение с использованием поворотного энкодера Digilent Pmod ENC для регуляции громкости или высоты генерируемого звука, или, альтернативно, для изменения скорости генерируемой мелодии.

19.00-21.00. Дополнительные упражнения и индивидуальные проекты учеников по изменению игры на VGA и примеров распознавания и генерации звука, c помощью от студентов и аспирантов микроэлектроники от участвующих университетов.

 
16 сентября.

Первый шаг в архитектуру и микроархитектуру современных процессоров.

Модератор дня — Александр Юрьевич Романов, к.т.н., доцент Московского института электроники и математики им. А.Н. Тихонова (МИЭМ), Национальный исследовательский университет «Высшая школа экономики» (НИУ ВШЭ).


15.00-15.30. Презентация от Роберта Оуэна, представителя британской компании Imagination Technologies.

Эта компания спроектировала графический процессор внутри ранних телефонов Apple iPhone.

Роберт Оуэн расскажет об использовании промышленного процессорного ядра с архитектурой RISC-V для изучения проектирования систем на кристалле в университетах, а также других образовательных программах Imagination: в области компьютерной графики и в области аппаратных ускорителей машинного обучения.

15.30-17.00. Архитектура: вид процессора с точки зрения программиста. Лекция об ассемблере RISC-V с одновременными упражнениями на симуляторе процессора на уровне инструкций.

Никита Поляков, проектировщик микропроцессоров с архитектурой RISC-V в российской компании Syntacore.

17.00-18.00. Микроархитектура: вид процессора с точки зрения схемотехника. Лекция по аппаратной организации процессора schoolRISCV, с вариантами одноцикловой и конвейерной микроархитектуры.

Демонстрация синтеза процессора и запуск его на платах.

Станислав Жельнио, разработчик микросхем в IVA Technologies.

18.00-19.00. Упражнение по добавлению в процессор инструкции и верификации с помощью программного теста. Измерение максимальной тактовой частоты получившегося варианта процессора.

Станислав Жельнио, разработчик микросхем в IVA Technologies.

19.00-21.00. Дополнительные упражнения и индивидуальные проекты учеников по изменению процессора и интеграции его с периферийными устройствами. С помощью от студентов и аспирантов микроэлектроники от участвующих университетов.
 

Курс "Микроархитектура, верификация и физическое проектирование микросхем"


14 сентября


11:00-12.00. Открытие.

Александр Биленко, организатор ChipEXPO

Юрий Панчул, инженер по проектированию цифровых микросхем (CPU, GPU, Networking) и автор образовательных программ в области микроэлектроники.

12:00-12:35.  Как организовать конвейер для обработки потока данных с максимальной пропускной способностью, минимальным размером памяти и без чрезмерных временных задержек: двойные буфера, очереди и кредитные счетчики.

# Общая микроархитектура.

Дмитрий Смехов, инженер-разработчик ПЛИС, компании IRQ, ИнСис и Inline Group.

12:45-13:20. Методология выделенной реализации сквозных механизмов управления вычислительным процессом в аппаратных микроархитектурах.  

# Маршруты проектирования.

Александр Антонов, доцент, к.т.н., Университет ИТМО.

13:30-14:05. Многообразие реализаций очередей FIFO: компромисс между количеством записей и чтений в одном цикле, количеством портов и технологии памяти, пропускной способностью и энергопотреблением.

# Общая микроархитектура.

Сергей Анатольевич Иванец, декан факультета электронных и информационных технологий, Черниговский национальный технологический университет.

14:05-14:15   Использование открытых маршрутов проектирования Qflow и OpenLANE для измерения физических показателей учебных и исследовательских проектов в микроархитектуре.

#Маршруты проектирования.

Алексей Заблотский

14:15-15:00   Использование открытых маршрутов проектирования Qflow и OpenLANE для измерения физических показателей учебных и исследовательских проектов в микроархитектуре.

#Маршруты проектирования/

Чупилко Михаил Михайлович Старший научный сотрудник, к.ф.-м.н. Институт системного программирования им. В.П. Иванникова РАН

15:00-15:45  Многообразие арбитров и их приложения для разделения доступа и динамического выделения памяти. Алгоритмы round-robin, с фиксированными или программируемыми приоритетами.

Специальные арбитры с множественными грантами и хранением состояния в статической памяти.

#Общая микроархитектура

Кирилл Федосеев, Артем и Роман Вороновы, Ильясов Рафаэль, Главный инженер  Дизайн-центра электроники Университета Иннополис.

15:45-16:30   Верификация не только для верификаторов, часть 1: использование языка темпоральной логики SystemVerilog Assertions разработчиком RTL блока для повышения качества, контроля покрытия особых случаев и документирования функциональности.

#Общая верификация

Ильясов Рафаэль и его студенты и аспиранты,Главный инженер Дизайн-центра электроники Университета Иннополис.

16:30-17:15   Введение в кэши: микроархитектура и верификация.      

#Микроархитектура и верификация процессоров

Воротников Андрей инженер КМ211 КМ211

17:15-18:00    Алгоритмы замещения в многосекционных кэшах: когда применять точный LRU (Least Recently Used), а когда - приближенный.

#Микроархитектура и верификация процессоров.

Терновой Николай инженер КМ211 КМ211

18:00-18:30  На границе с внешним миром: сброс, дребезг и синхронизация ввода в электронных схемах.  Приемы RTL.

Михаил Коробков, FPGA-Systems.ru


15 сентября

11:00-11:15    Инструменты открытых маршрутов проектирования (RTLS2GDSII)

  Edmund Humenberger,  Symbiotic EDA, edmund@symbioticeda.com

11:15-12:00   Какими знаниями и умениями нужно обладать инженеру, который устраивается в электронную компанию и как это связано с докладами на ChipEXPO.    

#Открытие

Панчул Юрий Владимирович

12:00-12:45   Создание многопортовой памяти из нескольких однопортовых: оптимальное количество банков и минимизация конфликтов с помощью планировщика операций чтения и записи.

#Общая микроархитектура.

Крючков Григорий, cтудент. Руководитель - Певцов Евгений Филиппович МИРЭА

12:45-13:30   Обзор микроархитектуры систолических массивов для ускорения вычислений машинного обучения.    

#Аппаратное ускорение машинного обучения

Романов Александр Юрьевич, Доцент, к.т.н. МИЭМ НИУ ВШЭ

13:30-14:15 Восстановление порядка транзакций после обработки их блоком с переменной латентностью и внеочередными ответами

#Общая микроархитектура.

Никита Поляков Старший инженер Syntacore

14:15-15:00 Что такое eFPGA. Menta.

#Маршруты проектирования/

Воротников Андрей инженер КМ211 КМ211

15:00-15:45  Работать со связанными списками можно и без процессора: микроархитектура аппаратного блока работы с динамическими структурами в памяти.

#Общая микроархитектура.

Шуплецов Михаил Сергеевич, доцент кафедры математической кибернетики, к.ф.-м.н. ВМК МГУ

15:45-16:30 Верификация не только для верификаторов, часть 2: использование групп функционального покрытия в SystemVerilog разработчиком RTL блока для проверки полноты набора тестов, документирования функциональности и повышения качества средствами формальной верификации.  

#Общая верификация.

Илья Кудрявцев Самарский университет.

16:30-17:15 Консистентность памяти: распространенные модели, спецификация и верификация ограничений консистентности.

#Микроархитектура и верификация процессоров/

Камкин Александр Сергеевич, ведущий научный сотрудник, к.ф.-м.н Институт системного программирования им. В.П. Иванникова РАН

17:15-18:00  Когерентная кэш-память для многоядерных процессоров: моделирование и верификация.     

#Микроархитектура и верификация процессоров.

Антон Гаращенко Инженер АО НПЦ ЭЛВИС

18:00-18:30   Приемы измерения и оптимизации динамического энергопотребления микросхем при проектировании на уровне регистровых передач: использование [одного или нескольких:

Synopsys PrimeTime PX, Synopsys SpyGlass Power и Cadence Genus].    

#Приемы RTL.

Силантьев Александр Михайлович, преподаватель Национального исследовательского университета «Московский институт электронной техники» (МИЭТ).
 

16 сентября

11:15-12:00  Элементы SystemVerilog которые должен знать каждый верификатор при написании двайверов и тестов: три вида задержек, сложные структуры данных, очереди и ассоциативные массивы, треды и их синхронизация, DPI и его применения.

#Общая верификация.

Иванец Сергей Анатольевич, декан факультета электронных и информационных технологий Черниговский национальный технологический университет

12:00 -12:45   Микроархитектурные решения для обработки потоков данных с высокой пропускной способностью: набор компонент с интерфейсом AXI Stream.

#Обработка потоков данных/

Максим Латыпов, Андрей Стародумов, под руководством Рафаэля Ильясова, главного инженера по электронным проектам Университет Иннополис.

12:45-13:30  Constraint randomization

#Общая верификация.

Колбасов Ярослав, старший инженер по верификации интегральных схем АОНПЦ «Элвис»

13:30-14:15  Акселератор для Microblaze с использованием AXI Stream  для передачи данных.

#Обработка потоков данных.

Илья Кудрявцев, Самарский университет.

14:15-15:00   AXI Lite interconnect с использованием AXI Stream    

#Обработка потоков данных.

Станислав Жельнио, IVA Tech

15:00-15-45   Использование промышленного процессорного ядра с архитектурой RISC-V для обучения проектированию систем на кристалле  

#Микроархитектура и верификация процессоров.

Роберт Оуэн Консультант по университетским программам электронных компаний Imagination Technologies, Великобритания

15:45-16:30   Что такое Универсальная Методология Верификации UVM и границы ее применимости.

#Общая верификация/

Ярослав Колбасов, старший инженер по верификации интегральных схем АОНПЦ «Элвис»

16:30-17:15   Верификация процессора RISC-V 

#Микроархитектура и верификация процессоров.

Евгений Примаков, преподаватель МИЭТ

17:15-18:00   Повышение производительности труда инженера-верификатора за счет использования переносимых тестов на C/C++ на всех стадиях разработки: от автономной верификации блока, подсистемы, системы на кристалле и прототипирования - до готовой интегральной схемы.  

#Микроархитектура и верификация процессоров.

Федор Михайлович Путря Начальник отдела верификации АО НПЦ ЭЛВИС

18:00-18:30   Программы грантов на исследования в области микроэлектронного проектирования

#Финансирования исследований

Александр Михайлович Силантьев, преподаватель МИЭТ

18:30   Закрытие мероприятия

Александр Биленко, Генеральный директор компании ЗАО "ЧипЭКСПО"

Подписаться на рассылку